MOS驅(qū)動，有幾個特別的需求
1，低壓應(yīng)用
當(dāng)使用5V電源，這時候如果使用傳統(tǒng)的圖騰柱結(jié)構(gòu)，由于三極管的be有0.7V左右的壓降，導(dǎo)致實(shí)際最終加在qate上的電壓只有4.3V。這時候，我們選用標(biāo)稱gate電壓4.5V的MOS管就存在一定的風(fēng)險。
同樣的問題也發(fā)生在使用3V或者其他低壓電源的場合，
2，寬電壓應(yīng)用
輸入電壓并不是一個固定值，它會隨著時間或者其他因素而變動。這個變動導(dǎo)致PWM電路提供給MOS管的驅(qū)動電壓是不穩(wěn)定的。
為了讓MOS管在高qate電壓下安全，很多MOS管內(nèi)置了穩(wěn)壓管強(qiáng)行限制qate電壓的幅值，在這種情況下，當(dāng)提供的驅(qū)動電壓超過穩(wěn)壓管的電壓，就會引起較大的靜態(tài)功耗。
同時，如果簡單的用電阻分壓的原理降低gate電壓，就會出現(xiàn)輸入電壓比較高的時候，MOS管工作良好，而輸入電壓降低的時候gate電壓不足，引起導(dǎo)通不夠徹底，從而增加功耗。
3，雙電壓應(yīng)用
在一些控制電路中，邏輯部分使用典型的5V或者3.3V數(shù)字電壓，而功率部分使用12V甚至更高的電壓。兩個電壓采用共地方式連接。
這就提出一個要求，需要使用一個電路，讓低壓側(cè)能夠有效的控制高壓側(cè)的MOS管，同時高壓側(cè)的MOS管也同樣會面對1和2中提到的問題。
在這三種情況下，圖騰柱結(jié)構(gòu)無法滿足輸出要求，而很多現(xiàn)成的MOS驅(qū)動IC，似乎也沒有包含gate電壓限制的結(jié)構(gòu)。
于是我設(shè)計了一個相對通用的電路來滿足這三種需求。
電路圖如下：
圖1 用于NMOS的驅(qū)動電路
圖2 用于PMOS的驅(qū)動電路
這里我只針對NMOS驅(qū)動電路做一個簡單分析：
Vl和Vh分別是低端和高端的電源，兩個電壓可以是相同的，但是Vl不應(yīng)該超過Vh。
Q1和Q2組成了一個反置的圖騰柱，用來實(shí)現(xiàn)隔離，同時確保兩只驅(qū)動管Q3和Q4不會同時導(dǎo)通。
R2和R3提供了PWM電壓基準(zhǔn)，通過改變這個基準(zhǔn)，可以讓電路工作在PWM信號波形比較陡直的位置。
Q3和Q4用來提供驅(qū)動電流，由于導(dǎo)通的時候，03和04相對Vh和GND最低都只有一個Vce的壓降，這個壓降通常只有0.3V左右，大大低于0.7V的Vce。R5和R6是反饋電阻，用于對gate電壓進(jìn)行采樣，采樣后的電壓通過Q5對Q1和Q2的基極產(chǎn)生一個強(qiáng)烈的負(fù)反饋，從而把gate電壓限制在一個有限的數(shù)值。這個數(shù)值可以通過R5和R6來調(diào)節(jié)
最后，R1提供了對Q3和Q4的基極電流限制，R4提供了對MOS管的gate電流限制，也就是Q3和Q4的Ice的限制，必要的時候可以在R4上面并聯(lián)加速電容。
這個電路提供了如下的特性.
1.用低端電壓和PWM驅(qū)動高端MOS管
2，用小幅度的PWM信號驅(qū)動高gate電壓需求的MOS管
3，gate電壓的峰值限制
4，輸入和輸出的電流限制
5，通過使用合適的電阻，可以達(dá)到很低的功耗
面包板社區(qū)6，PWM信號反相。NMOS并不需要這個特性，可以通過前置一個反相器來解決。
〈烜芯微/XXW〉專業(yè)制造二極管，三極管，MOS管，橋堆等，20年，工廠直銷省20%，上萬家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號碼或加QQ/微信，由我們的銷售經(jīng)理給您精準(zhǔn)的報價以及產(chǎn)品介紹
聯(lián)系號碼：18923864027（同微信）
QQ：709211280